Chips cada vez menores são o caminho, mas limites da miniaturização estão no horizonte

Redação do Site Inovação Tecnológica - 11/01/2008

"Olhe para as memórias de computador, nos anos 1970 um megabyte custava mais do que uma casa, agora custa menos do que um pedaço de doce," destaca Gilles Thomas, que participa dos projetos Pullnano e NanoCMOS, cujo objetivo é desenvolver as próximas gerações de chips.

Limites da miniaturização

O projeto NanoCMOS envolve 20 grandes empresas e o Pullnano reúne 38 parceiros da indústria de semicondutores, principalmente da Europa. Foi o projeto NanoCMOS que desenvolveu a tecnologia para criar a geração de 45 nanômetros de chips.

O projeto Pullnano está dando seguimento às pesquisas e atualmente está desenvolvendo as tecnologias necessárias para a fabricação de transistores de 32 e 22 nanômetros.

"O trabalho do NanoCMOS e do Pullnano movem-se nessa direção, embora sejam necessários ainda 12 ou 15 anos para que nós atinjamos os limites práticos e econômicos [da miniaturização]," diz Thomas.

Efeitos da mecânica quântica

Na escala de 32 nanômetros, em particular, os efeitos da mecânica quântica entram em jogo de forma muito forte. Um dos grandes problemas que os pesquisadores do projeto Pullnano resolveram foi a redução da fuga de corrente nas portas lógicas utilizando um isolante à base de háfnio em substituição ao dióxido de silício.

CMOS sem o "O"

"Nós conseguimos uma redução de 100 vezes na fuga de corrente," diz Thomas, salientando que esta é a primeira vez que o óxido - o O do CMOS - foi substituído por um material diferente.

A primeira geração dos chips CMOS ("Complementary Metal-Oxide Semiconductor") foi construída em um processo de litografia capaz de definir regiões no interior dos transistores que mediam 10 micrômetros. A maioria dos chips atuais tem detalhes 1.000 vezes menores - 90 nanômetros ou 65 nanômetros, na maioria dos casos.

Chips cada vez menores

Mas, à medida em que as coisas se tornam menores, inevitavelmente se chegará a um ponto quando não será mais possível reduzir os detalhes no interior do chip para que possam ser inseridos mais transistores no mesmo espaço.

Thomas chama esse ponto de a questão "milhão de dólares" da indústria de semicondutores. Ele estima que esse limite esteja entre 16 e 11 nanômetros. "Nesse ponto não deverá ser mais prático ou econômico fazer as coisas menores, ainda que, em teoria, isso possa ser possível," diz ele.

E o tempo está correndo. O projeto NanoCMOS espera que os circuitos de 45 nanômetros cheguem em peso ao mercado em 2009. Os chips de 32 nanômetros deverão estrear em 2011. Em 2013, se tudo correr como os pesquisadores esperam, será a vez dos chips com transistores de 22 nanômetros. Depois disso as previsões se tornam muito arriscadas.