IBM e Samsung demonstram que chips de 5 nm são possíveis

Redação do Site Inovação Tecnológica - 06/06/2017

Engenheiro mostra pastilha fabricada usando a nova tecnologia de nanolâminas de silício, que deverá viabilizar a fabricação de chips com transistores de 5 nanômetros.
[Imagem: Connie Zhou]

Tecnologia de 5 nanômetros

Uma parceria da IBM, Samsung e da fabricante de semicondutores Globalfoundries, desenvolveu o primeiro processo em escala industrial que deverá viabilizar a construção de processadores com transistores de silício de 5 nanômetros (nm).

Em menos de dois anos desde o desenvolvimento de um chip de teste de 7 nm, contendo 20 bilhões de transistores, a parceria abre o caminho para acomodar 30 bilhões de transistores em um chip do tamanho de uma unha.

O avanço consiste na viabilização de uma técnica conhecida como "nanofolhas de silício" - ou nanolâminas de silício. Essas nanofolhas funcionam como a estrutura do transístor, em vez da arquitetura padrão chamada FinFET - ou transístor 3D -, que é o modelo atualmente utilizado pela indústria de semicondutores, incluindo a tecnologia de 7 nm.

Tecnologia de 5 nm é possível

A tecnologia das nanolâminas de silício como base para os transistores prova que chips de 5 nm são possíveis - vale dizer, os chips de 5 nanômetros ainda não estão prontos, mas, com a viabilização da tecnologia básica, eles não devem estar muito longe no futuro.

Em comparação com a tecnologia de ponta de 10 nm, já disponível no mercado, uma tecnologia 5 nm baseada em nanolâminas promete oferecer uma melhoria de desempenho de até 40% considerando o mesmo gasto de energia, ou 75% de economia de energia em desempenho correspondente.

Esta melhoria, quando for viabilizada, deverá ajudar a atender as demandas dos sistemas de inteligência artificial, realidade virtual e dispositivos móveis, ajudando a acelerar a computação cognitiva e outras aplicações intensivas em dados. Já uma economia de energia da magnitude prevista pode significar que as baterias dos celulares e outros aparelhos móveis poderão durar de duas a três vezes mais do que os dispositivos atuais.

Microfotografia de um transístor de 5 nanômetros. Com o desenvolvimento da tecnologia, um chip deverá conter até 30 bilhões deles.
[Imagem: IBM]

Nanolâminas versus FinFET

As nanolâminas de silício são fabricadas usando a mesma técnica de litografia ultravioleta extrema (EUV) utilizada para produzir o chip de 7nm e seus 20 bilhões de transistores. Com a litografia EUV, a largura das nanolâminas pode ser ajustada continuamente, tudo dentro de um único processo de fabricação.

Esta capacidade de ajuste em tempo de execução permite fazer uma sintonia fina de desempenho e potência para circuitos específicos - algo que não é possível com a arquitetura de transistores FinFET de hoje, limitada pela altura de sua "barbatana" (Fin Field Effect Transistor) - a porção de silício saliente que forma o transístor 3D.

Teoricamente os chips FinFET também podem ser miniaturizados até 5 nm simplesmente reduzindo o espaço entre as barbatanas. Contudo, isso não proporcionaria um fluxo de corrente maior para aumentar seu desempenho, o que significa que sua miniaturização não traria ganhos.