Informática

Lógica e memória empilhadas fazem computador 3D

Redação do Site Inovação Tecnológica - 15/12/2014

O protótipo construído pela equipe tem quatro andares: o primeiro e o quarto são circuitos lógicos, e os dois intermediários são memórias. Os tubos verticais são os nanoelevadores que conectam lógica e memória.
[Imagem: Max Shulaker/Stanford]

Elevadores exclusivos

Os processadores e demais circuitos integrados atuais são como bairros tradicionais de uma pequena cidade, com funções isoladas em casas térreas, interligadas por ruas e cruzamentos, ambos com capacidades limitadas de fluxo.

Embora há muito tempo se fale em chips 3D, fazer os equivalentes eletrônicos dos arranha-céus das grandes cidades não tem sido fácil.

A equipe do professor Subhasish Mitra, da Universidade de Stanford, apresentou agora o primeiro protótipo de um chip com arquitetura tridimensional que elimina o tráfego entre as vias - o barramento do computador - que geralmente fica congestionado nos momentos em que a capacidade de processamento é mais necessária.

Em vez de usar vias para mover os dados da memória para o processador, e vice-versa, a equipe construiu um edifício intercalando andares de memória e andares de processamento, com "elevadores" em nanoescala que permitem a intercomunicação rápida e exclusiva, e usando muito menos energia.

Essa junção, no mesmo chip, de lógica, memória e baixo consumo de energia, promete viabilizar computadores mais rápidos, menores e mais baratos.

Transistores de nanotubos e memória resistiva

Para construir seu protótipo de computador 3D - o chip mescla memória e processamento - a equipe teve que enfrentar e vencer três grandes desafios.

O primeiro foi desenvolver uma nova tecnologia para a criação de transistores adequados à nova plataforma. O segundo foi encontrar um tipo de memória que pudesse ser construída em vários andares. E o terceiro foi desenvolver uma técnica para a construção dos circuitos lógicos e da memória em estruturas de grande altura, o que foi feito de uma forma radicalmente diferente do que os esforços anteriores para construir chips 3D.

À esquerda, a arquitetura plana dos chips atuais. À direita, uma estrutura de um computador 3D, com memória e processador em andares intercalados.
[Imagem: Wong/Mitra Lab/Stanford]

O primeiro desafio a equipe havia vencido no ano passado com seus transistores de nanotubos de carbono.

As novas memórias não são feitas de silício, mas de uma mistura de nitreto de titânio, óxido de háfnio e platina. Isto forma um sanduíche metal-óxido-metal que resiste ao fluxo de eletricidade num sentido, mas não em outro. É a alteração entre os estados resistivo e condutor que permite que essa memória inovadora registre os bits como 0s e 1s - a memória é chamada RRAM, sigla em inglês para memória de acesso aleatório resistiva.

O uso das memórias RRAM foi crucial para vencer o terceiro desafio, já que elas podem ser fabricadas a temperaturas muito mais baixas do que as memórias de silício, evitando que, ao se construir um novo andar do chip 3D estraguem-se os andares já construídos.

Além disso, o calor necessário para a fabricação dos circuitos de silício - cerca de 1.000º C - inviabiliza a perfuração dos inúmeros elevadores que devem realizar o tráfego dos dados entre os diversos andares.

Primeiros andares

Esforços anteriores para empilhar chips de silício geraram uma economia de espaço, mas não evitaram os engarrafamentos digitais porque cada camada deve ser construída em separado e interligada por fios - propensos aos engarrafamentos -, ao contrário dos elevadores em nanoescala deste novo conceito.

"Esta pesquisa está em um estágio inicial, mas nossas técnicas de projeto e fabricação são escaláveis," disse o professor Mitra. "Com um maior desenvolvimento esta arquitetura poderá viabilizar computadores com um desempenho muito, muito maior do que qualquer coisa disponível hoje."